This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.


(19) 대한민국특허청(KR) (12) 등록특허공보(B1)

(51) Int. Cl.		(45) 공고일자	1999년09월01일	
H01L 23/50		(11) 등록번호	10-0220154	
		(24) 등록일자	1999년06월 18일	
(21) 출원번호	10-1996-0009774	(65) 공개번호	≤ 1997-0072358	
(22) 출원일자	1996년04월01일	(43) 공개일자	1997년11월07일	
(73) 특허권자	아남반도체주식회사, 김규현			
	대한민국			
	133-121			
	서울특별시 성동구 성수동 2가 280-8			
(72) 발명자	허영욱			
	대한민국			
	경기도 성남시 분당구 수내동 55 美데아피트 132-1504			
(74) 대리인	서만규			
(77) 심사청구	심사관: 명희용			
(54) 출원명	반도체 패키지의 제조방법			

요약

본 발명은 반도체패키지의 제조방법 및 구조에 관한 것으로, 반도체칭의 저면을 외부로 노출시켜 회로동작시 발생되는 열방출의 효과를 극대화 하여 패키지의 수명을 연장시키고, 신뢰성을 향상 시킴은 물론, 패키지의 울딩부 외측에 위치한 리드는 절단하고, 울딩부 내측에 위치한 리드는 그 저면을 외부로 노출시켜 마더보드에 실장시 리드의 저면에서 신호전달을 하도록 함으로서 실장면적을 최소화 할 수 있는 반도체패키지이다.

대표도



명세서

[발명의 명칭]

반도체패키지의 제조방법

[도면의 간단한 실명]

제 1 도는 일반적인 반도체패키지의 구조를 보인 단면도

제 2 도는 본 발명에 적용되는 리드프레임을 도시한 평면도

제 3a 도 내지 제 3e 도는 본 발명의 제조 공정도

제 4a 도 내지 제 4d 도는 본 발명의 실시예에 의한 제조 공정도

제 5 도는 본 발명에 의한 반도체패키지의 저연도

제 6 도는 본 발명의 리드를 도시한 확대도

* 도면의 주요부분에 대한 부호의 설명

10 : 반도체침

20 : 리드프레임

21 : 리드

30 : 와이어

41 : 액상봉지재

42 : 컴피문드

2002/10/10

1

[반명의 상세한 성명]

본 반명은 반도체패키지의 제조방법에 관한 것으로, 더욱 상세하게는 반도체칭의 저면읍 외부로 노츔시켜 회로통작시 만생되는 염방츔의 효과 그 국대화하여 패키지의 수명읍 연장시키고, 신뢰성읍 향상시킴은 뭉튼, 패키지의 뭅딩부 외촉에 위치한 리도는 점단하고, 답딩부 내측에 위치 한 리드는 그 저면을 외부로 노옵시켜 마더보드에 실장시 리드의 저면에서 신호전달을 하도록 함으로서 실장면적을 최소화 함 수 있는 반도체패 키지의 제조방법에 관한것이다. 일반적으로 반도체패키지는 제 1 도에 도시된 바와 같이, 리드프레임의 침탐재판(2a)상에 에폭시 어드히시브(E poxy Adhesive)를 도포하여 반도체침(1)읍 점착시키고, 빈도체참(1)상의 침패드와 리드프레임의 리드(2)를 와이어(3)로 본당한 후, 컴파운드(4) 로 급당하여 반도체패키지를 제조하였다. 그러나, 이러한 구조는 컴파운드(4) 외부로 리드(2)를 노출시켜 소정의 형태로 리드(2)를 정국하여 입 는 요인이 되었다. 또한, 반도체칩(1)읍 리드프레임의 침탑재판(2a)에 접착시킬때 에폭시 어드혀시브급 사용하기 때문에 에폭시와 반도체칩(1) 의 인터페이스(interface)부분에서 계면박리 및 크랙(Crack)읍 발생시키는 요인이 되었던 것이다. 뿐만 아니라, 반도체침(1)이 컴파운드(4)의 내 부에 위치하기 때문에 열방峹이 되지 않아 패키지의 수명읍 단축시키는 등의 문제점이 있었던 것이다. 따라서, 본 발명은 이러한 문제점을 해소 하기 위하여 발명된 것으로, 침탑재판이 구비되지 않은 리드프레임으로 패키지를 제조함으로서 반도체침과 침탑체판과의 계면박리 및 불량을 방지하고, 패키지의 신뢰성을 향상 시킬수 있도록 된 반도체패키지 제조방법읍 제공함에 그 목적이 있다. 이러한 본 발명의 목적器 달성하기 위 해서는 다수의 리드가 형성되고, 상기 다수의 리드 중앙부에는 침탐재판이 없는 리드프레임읍 형성하는 단계와: 상기 리드프레임의 다수의 리드 중앙부에 반도체칩品 위치시켜 와이어본딩읍 실시하는 단계와; 상기 와이어본딩된 리드, 반도체침 및 와이어를 외부의 산화 및 부식으로 부터 보호하기 위하여 탑당하는 단계와: 상기 단계후에 탑당영역 외각에 위치한 리드탑 절단하는 단계로 이루어 진 것은 특징으로하는 반도체패키지 의 제조방법에 의해 가능하다. 이하, 본 반명읍 첨부도면읍 참조하여 상세히 설명하면 다음과 같다. 제 2 도는 본 반명에 사용되는 리드프레임읍 도시한 평면도로서, 본 발명의 리드프레임(20)에는 반도체침(10)이 부착되는 침탑재판이 영성되어 있지 않은 것은 앞 수 있다. 제 3a 도 내지 제 3e 도는 본 반영의 제조 공정읍 나타낸 도면으로서, 제 3a 도는 칩탑재판이 없는 리드프레임(20)에 기존의 다이본당시 반도체칩(10)이 위치 되는 부분, 즉 다수의 리드(21) 중앙부에 반도체침(10)읍 위치시킨 상태를 도시한 것이고, 제 3b 도는 이외값이 반도체침(10)이 다수의 리드(21) 의 중앙부에 위치된 상태에서 와이어(30) 본딩읍 심시한 상태급 도시한 것이다. 이때, 상기 반도체칩(10)은 제 7 도에 도시된 바와 같이 히터숍 력(H)의 상부에 인착되는데, 이 히터답력(H)에는 배령 숍(V : Vacuum Hole)이 영성되고, 상기 배령 숍(V)로 공기급 빻이ճ여 반도체침(10)읍 고 정 지지함으로서 와이어 본당 중에 반도체칩(10)이 흔듭림읍 방지하는 것이다.

이와 같이 리드프레임과 반도체칭이 와이어 본당되면, 상기 리드프레임(20)을 운반 및 취급시에는 상기 반도체참과 리드프레임이 와이어 본당 에 의해 서로 연결되어 있으므로 반도체칩(10)이 분리되지 않는 것이다. 제 3c 도와 제 3d 도는 와이어 본당된 리드프레임(20)에 뮪당읍 실시하 여 반도체칩(10)읍 외부의 산화 및 부석으로 부터 보호하는 것으로, 여기서는 액상 봉지재(41)를 사용하여 본당한 상태를 도시한 것이다. 이때, 상기 액상 봉지재(41)가 흡러 넘치는 것은 방지하기 위하여 Ē당영역에 미리 댐(411)을 명성한 후, 액상 봉지재(41)로 匿당은 실시하면 액상 봉 지재(41)가 숍러 넘치는 것을 방지함 수 있다. 이와 같이 답당은 실시한 다음에는 150℃ 이상의 고온에서 수시간 노峹시켜 액상 봉지재(41)를 경 화시키고, 제 3e 도와 같이 뮵당영역의 외부에 위치된 리드(21)를 절단하여 반도체패키지를 완성하는 것이다. 상기 제조 공정중 윤당읍 실시함 때 액상 뿅지재(41)를 사용하지 않고, 액푹시 뮵드 컴파운드(42)를 사용하여 제 4a 도 내지 제 4d 도에 도시된 바와같이 급딩읍 실시함 수 있는 바, 컴파운드(42)를 사용하여 뮵당읍 심시합 경우에는 뮵드금병이 필요하게 되고. 물당양역의 외곽으로 댐(411)읍 형성度 필요는 없다. 이때에 도 毰드 컴피운드(42)로 뮴딩공정과 경화공정읍 거친 후, 묩딩영역의 외각으로 듬출된 리드(21)를 절단하는 것이다. 이와 같은 제조공정윤 거쳐 완성된 반도체패키자는 제 5 도에 도시된 바와 같이 저면에 반도체칩(10)과 다수의 리드(21)가 노출된 상태로 형성되는 것이로, 반도체칩(10)의 저면이 외부로 직점 노출되기 때문에 열방峹이 우수하며, 다이본딩 공정읍 거치지 않음으로서 계면박리가 발생되지 않는 것이다. 또한, 이와 같 은 반도체패키지는 뮵당영역의 외각으로 위치되는 라드(21)가 없어 취급시 라드(21)가 위거나, 손상되는 것을 방지함수 있으며, 패키지의 터미 년(입倍력단자) 부분이 패키지의 민면에서 이루어짐으로 마더보드에 실장시 그 크기를 최소화 할 수 있는 것이다. 또한, 상기 반도체패키지의 저 변에는 그라인드(Grind)읍 심시하여 패키지의 저면에서 반생함 수 있는 플래쉬(Flash)를 제거함 수 있다. 즉, 윤딩 후에 플래쉬(윤드 찌거기)를 제커하는-푭래쉬-제거단계급-추기함-수_있다. 또한, 제_6도와 같이 본반명의 반도체패키지는 몸당영역 외각에 위치한 리드(21)급 절단시 리드(2 1)의 점단은 용이하게 하기 위하여 점단되는 부위의 리드(21)에 노치(211 : Notch)를 형성함 수 있다. 이와 같은 제조방법에 의해 형성된 반도체 패키지의 구조는, 저면이 외부로 직접 노츕되는 반도체칩(10)과, 상기 반도체칩(10)의 외측에 위치되고 윤당영역읍 벗어나지 않으며 저변이 외 부로 노옵되어 저면에서 신호의 입査력이 이루어지는 다수의 리드(21)와, 상기 반도체칩(10)과 리드(21)단 연결시켜주는 와이어와, 상기 반도체 합(10), 리드(21) 및 와이어(30)급 외부 완경으로부터 보호하기 위하여 답당된 액상 봉지재(41) 또는 컴파운드(42)로 구성된 것이다.

여시서, 상기 액상 용지재(41)로 답당한 경우에는 액상 봉지재(41)가 합러 넘치는 것읍 방지하기 위하여 답당영역의 외각으로 댐(411)읍 영성한다. 또한, 상기 답당된 액상 봉지재(41) 및 컴파운드(42)는 리드(21) 및 반도체칭(10)의 상부로만 답당되는 것이며, 상기 반도체패키지의 저면에는 플래쉬(Flash)의 제거를 위해 그라인드(Grind)를 심시한 수 있다. 이와 같은 구성의 반도체패키지는 저면으로 반도체칭과 다수의 리드가 직접 노엽되므로 염방환이 우수하며 계연박리가 반생되지 않고, 답당영역의 외각으로 위치되는 리드가 없어 워급시 리드가 위거나, 손상되는 것읍 방지한수 있으며, 패키지의 단미년(입원력단자) 부분이 패키지의 단면에서 이루어장으로 마더보드에 심장시 그 크기를 최소화 한 수 있는 잇점이 있다.

(57) 청구의 범위

정구 왕 1.

(정정) 다수의 리드가 형성되고, 이 다수의 리드 중앙부에는 침탑재판이 없는 리드프레임읍 제공하는 단계와: 상기 리드프레임의 다수의 리드중앙부에 반도체침읍 위치시키되, 상기 반도체침은 배큠 흡(VacuumHole)이 형성된 히터숍력에 만착시킨 후, 상기 배큠 흡로 공기급 빨아톱여서 반도체침읍 지지 고정한 상태에서 와이어본딩을 실시하는 단계와: 상기 와이어본딩된 리드, 반도체침 및 와이어를 외부의 산회 및 부식으로 부터 보호하기 위하여 뮵딩하는 단계와; 상기 단계후에 뮵딩영역 외각에 위치한 리드롭 절단하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체패키지의 제조방법.


원구함 2.

제 1 왕에 있어서, 상기 居당하는 단계 후에는 반도체 패키지의 저면에 그라인드(Grind)를 설치하여 끊래쉬(Flash)를 제거하는 끊레쉬 제거 단계 답 더 포함하여서 이루어진 것을 특징으로 하는 반도체패키지의 제조방법.


월구함 3.

제 1 함에 있어서, 상기 뮵딩영역의 외각에 위치한 리드탑 절단하는 단계는, 상기 리드의 절단되는 부위에 노치(Notch)팝 형성하여 상기리도가 용이하게 절단되도댁 한 것읍 뚜장으로 하는 반도체패키지의 제조방법.


도면 도면 1




도면 2 .




도면 3a



도면 3b




도면 3c




2002/10/10

3


도면 3d




도면 3e




도면 48




도면 4b



도면 4c




도면 4d




2002/10/10

⁻5


도면 5



도면 6



2002/10/10



2002/10/10